[Cadence.IC设计.全套资料教材].Cadence.IC设计

Encounter数字IC设计平台

Cadence Encounter平台是一个综合的RTL-to-GDSII流程，面向90纳米及以下级别的复杂和低功耗设计。

为了在有限的上市时间内推出具有创新性的产品，企业需要将宝贵的工程设计资源投入到最具价值的地方——实现其设计的差异化。Cadence Encounter 数字IC设计平台提供了纳米级SoC设计所需的全方位的技术，帮助逻辑设计和物理实现团队快速完成高质量的芯片。

Encounter技术最理想的对象

· 超过3M单元的复杂设计
· 极具挑战性的低功耗设计
· 65纳米/45纳米设计及其它成品率考量的设计
· 混合信号设计

作为一个综合的RTL-to-GDSII设计环境，Encounter平台提供了一个完整的流程——从RTL综合和测试设计，到芯片虚拟原型和分割，再到最终时序和制造收敛。它提供了最高质量的芯片（时序、面积、线路功耗）、精确验证、注重信号完整性的布线、以及对高级65纳米设计至关重要的最新成品率和低功耗设计能力。通过Encounter技术，你可以提高生产力、管理复杂性，并且让你的产品更快上市。

Encounter平台产品提供了L、XL和GXL三类。

点击查看[Cadence.IC设计.全套资料教材].Cadence.IC设计完整资料
[Cadence.IC设计.全套资料教材].Cadence.IC设计资料收集自互联网,[Cadence.IC设计.全套资料教材].Cadence.IC设计资料版权归原作者所有,我们力所能及地注明[Cadence.IC设计.全套资料教材].Cadence.IC设计资料初始来源和原创作者,本站只是为方便网友下载而收集,如果您觉得[Cadence.IC设计.全套资料教材].Cadence.IC设计侵犯了您的权益,请通知我们,我们会立即改正。
以上部分是资料《[Cadence.IC设计.全套资料教材].Cadence.IC设计》节选,如果要浏览本资料全部内容,请点击下方的下载地址列表下载。

下载地址1